DRC / LVS（物理验证两大核心）

EDA 物理验证的两大核心环节，是芯片流片前的"最后一公里"质量门（据 EDA电子设计自动化）。

DRC（Design Rule Check）

• 最小线宽、最小间距、最小覆盖
• 不同金属层之间的设计约束
• 任何违反规则的图形都会被标出

LVS（Layout vs Schematic）

版图对照 — 把版图（physical layout）与电路图（schematic）逐元件、逐网表比对，确认版图与设计完全一致。

全球金标准

• Siemens EDA Calibre — 全球晶圆厂 70%+ 市占率
• 是所有先进工艺流片（5nm / 3nm / 2nm）的事实标准
• 客户：台积电、Samsung、Intel、中芯国际 等几乎所有 foundry

国产攻坚

• 华大九天 — 数字 / 模拟物理验证工具持续迭代
• 奥卡思微 — 物理验证细分玩家
• 物理验证是国产 EDA 最难突破的环节之一（高 PPA × 高准确度 × 高速度三角约束）

关键来源

• EDA电子设计自动化